บทความนี้ เนื่องจากยังไม่มีชื่อภาษาไทยที่กระชับ เหมาะสม, ไม่ปรากฏคำอ่านที่แน่ชัด หรือไม่ปรากฏคำแปลที่ใช้ในทางวิชาการ |
Reduced Instruction Set Computer (RISC) เป็นไมโครโพรเซสเซอร์ชนิดหนึ่งที่มีชุดคำสั่งจำนวนไม่มากนัก ตรงข้ามกับ (Complex Instruction Set Computer) คอมพิวเตอร์แบบ RISC สามารถกระทำการตามคำสั่งได้อย่างรวดเร็วมากเพราะคำสั่งจะสั้น นอกจากนั้นชิพแบบ RISC ยังผลิตได้ง่ายกว่าอีกด้วย (เนื่องจากใช้จำนวนทรานซิสเตอร์น้อยกว่า) ตัวอย่างชิพประเภทนี้ได้แก่ ARM, DEC Alpha, PA-RISC, SPARC, MIPS, และ PowerPC
RISC เป็นสถาปัตยกรรมคอมพิวเตอร์ที่นิยมใช้ในปัจจุบัน และยังมีแนวโน้มจะเพิ่มมากขึ้นเป็นลำดับในอนาคต ทั้งนี้เพราะการใช้สถาปัตยกรรมแบบนี้เป็นวิธีหนึ่งที่ทำให้คอมพิวเตอร์ทำงานเร็วขึ้น ปกติ หากพิจารณาจำนวนบิตที่เท่ากันระหว่างสถาปัตยกรรมคอมพิวเตอร์แบบ กับ RISC แล้ว จะพบว่าคอมพิวเตอร์แบบ RISC จะเร็วกว่าแบบ CISC ประมาณ 3 เท่า หลักการอย่างง่ายของเครื่องคอมพิวเตอร์แบบ RISC คือ ออกแบบให้ซีพียู (CPU) ทำงานในวงรอบสัญญาณนาฬิกา (Cycle) ที่แน่นอน โดยพยายามลดจำนวนคำสั่งลงให้เหลือเป็นคำสั่งพื้นฐานมากที่สุด แล้วใช้ (pipeline) คือ (overlap) ปกติแล้วการทำงานใน 1 ชุดคำสั่งจะใช้เวลามากกว่า 1 วงรอบสัญญาณนาฬิกา (cycle) หากแต่การทำคำสั่งเหล่านั้นให้มี (pipe) และขนานกันด้วย จึงทำให้ได้ค่าเฉลี่ยโดยรวมของเวลาเป็นคำสั่งละหนึ่ง (cycle)
ตัวอย่างสถาปัตยกรรมแบบ RISC ได้แก่ mips รุ่น R 2000 ได้ออกแบบชุดคำสั่งไว้ชัดเจนว่ามีการทำงานแบบ 5 ขั้นตอน นั่นคือเป็นการทำงานแบบขนานถึง 5 ระดับด้วยกัน
wikipedia, แบบไทย, วิกิพีเดีย, วิกิ หนังสือ, หนังสือ, ห้องสมุด, บทความ, อ่าน, ดาวน์โหลด, ฟรี, ดาวน์โหลดฟรี, mp3, วิดีโอ, mp4, 3gp, jpg, jpeg, gif, png, รูปภาพ, เพลง, เพลง, หนัง, หนังสือ, เกม, เกม, มือถือ, โทรศัพท์, Android, iOS, Apple, โทรศัพท์โมบิล, Samsung, iPhone, Xiomi, Xiaomi, Redmi, Honor, Oppo, Nokia, Sonya, MI, PC, พีซี, web, เว็บ, คอมพิวเตอร์
bthkhwamnimichuxepnphasaxngkvs enuxngcakyngimmichuxphasaithythikrachb ehmaasm impraktkhaxanthiaenchd hruximpraktkhaaeplthiichinthangwichakar Reduced Instruction Set Computer RISC epnimokhrophressesxrchnidhnungthimichudkhasngcanwnimmaknk trngkhamkb Complex Instruction Set Computer khxmphiwetxraebb RISC samarthkrathakartamkhasngidxyangrwderwmakephraakhasngcasn nxkcaknnchiphaebb RISC yngphlitidngaykwaxikdwy enuxngcakichcanwnthransisetxrnxykwa twxyangchiphpraephthniidaek ARM DEC Alpha PA RISC SPARC MIPS aela PowerPC RISC epnsthaptykrrmkhxmphiwetxrthiniymichinpccubn aelayngmiaenwonmcaephimmakkhunepnladbinxnakht thngniephraakarichsthaptykrrmaebbniepnwithihnungthithaihkhxmphiwetxrthanganerwkhun pkti hakphicarnacanwnbitthiethaknrahwangsthaptykrrmkhxmphiwetxraebb kb RISC aelw caphbwakhxmphiwetxraebb RISC caerwkwaaebb CISC praman 3 etha hlkkarxyangngaykhxngekhruxngkhxmphiwetxraebb RISC khux xxkaebbihsiphiyu CPU thanganinwngrxbsyyannalika Cycle thiaennxn odyphyayamldcanwnkhasnglngihehluxepnkhasngphunthanmakthisud aelwich pipeline khux overlap pktiaelwkarthanganin 1 chudkhasngcaichewlamakkwa 1 wngrxbsyyannalika cycle hakaetkarthakhasngehlannihmi pipe aelakhnankndwy cungthaihidkhaechliyodyrwmkhxngewlaepnkhasnglahnung cycle twxyangsthaptykrrmaebb RISC idaek mips run R 2000 idxxkaebbchudkhasngiwchdecnwamikarthanganaebb 5 khntxn nnkhuxepnkarthanganaebbkhnanthung 5 radbdwykn bthkhwamkhxmphiwetxr xupkrntang hruxekhruxkhayniyngepnokhrng khunsamarthchwywikiphiediyidodykarephimetimkhxmuldkhk